HBM -> 온디바이스AI -> CXL 반도체의 흐름이 바뀌고 있습니다.
그 중 CXL은 저에게 생소한 이름이였기에(HBM, 온디바이AI도 아직 지식이 부족하긴합니다) 공부가 필요한 바 좋은 글이 있어 해당 글을 토대로 이해한 부분을 공유합니다.
CXL이란
Compute Express Link 용어를 풀어보면 Compute는 연산하다, Express 고속, Link 연결 의미입니다. 빠르게 연결해서 계산한다는 뜻입니다. 연결은 D램 메모리와 정보를 연산처리하는 CPU와 연결을 의미합니다. 원래 연결되어있는데 얼마나 빠르게 연결을 한다는것일까요?
아래의 그림을 보며 이해해보시죠. 서버나 기기 안에서 CPU와 D램은 DDR이라는 규격으로 연결됩니다. DDR은 엄청빠른 고속도로로와 같은 역활을 하며 정보를 빠르게 전달합니다.
갈수록 점점 빠르고 더 많은 정보 처리가 필요합니다. 특히 AI, 서버, 자율주행 등 빠르고 많은 정보 처리가 필요해지는 트렌드입니다. 그래서 더 빠르고 많은 정보를 처리하기 위해 많은 디램이 필요해집니다. 디램을 많이 설하기 위해서는 공간이 필요하게 되는데, 이를 위해 DDR을 길게 뺴어 공간을 확보합니다. 대신 단점이 있습니다. 기존 공간을 벗어나면 DDR의 고속도로는 내구성이 취약해집니다.
또한, DDR환경에서는 외부 장치가 없다면 D램이 한 개 호스트, 주인인 기기하고만 연동합니다. 데이터 센터 속에 CPU가 여러개 D램도 여러개 있는데 정해진 수의 메모리로만 정해진 CPU로와 연산을 하게됩니다. 누구는 놀고 누구는 벅차고 유연성이 부족하게 됩니다.
CXL은 DDR이 가지고 있는 공유의 문제와 장치 바깥으로 나갈경우 취약해지는 안전의 문제를 해결하기 위한 프로토콜을 의미합니다. IT 하는 사람들끼리의 약속이라고 이라고 볼 수 있습니다.
CXL의 개발단계
CXL은 3.1버전까지 정해져있습니다.
CXL 1.1은 영역 내 확장입니다. 기존 SSD 슬롯에 CXL D램 익스펜더 장착, 호스트 기기속에서만 D램의 용량이 늘어납니다. 기존 컴퓨팅 구조와 큰 차이가 없다고 보시면 됩니다. 약간의 벌크업 느낌이랄까요?
CXL 2.0은 확장성이 티가납니다. 다수의 CPU 장치가 바깥으로 확장해서 갖춰진 메모리 풀 시스템에 연결 할 수 있습니다. 다만, 공유의 개념에는 한계가 있습니다. 정해진 구조로만 정보 공유가 진행됩니다. 초사이언1단계 느낌이죠.
CXL 3.0부터는 확장과 공유가 접목됩니다. 복잡하고 유기적으로 연결되어있습니다. 초사이언 3단계로 기존과는 현격한 차이를 나타낼 수 있는 구조입니다.
CXL은 HBM 3D패키징, 이종 칩간의 결합이 2.5D패키징 등의 후공정 기술이 아닌 새로운 규칙으로 이해하시면 될 것 같습니다. 추후에는 현재의 기술 상황과 CXL의 부품과 현황에 대해 서술해 보겠습니다.
자세한 글을 출처 공유드리오니 한번 읽어보시는 걸 추천합니다.
출처 : 반도체 업계가 CXL에 주목하는 이유 [강해령의 하이엔드 테크] <1편> (naver.com)
반도체 업계가 CXL에 주목하는 이유 [강해령의 하이엔드 테크] <1편>
정보기술(IT) 시장에 관심 많으신 독자 여러분 안녕하세요. 여러분, 지금 쓰고 계신 노트북 PC의 용량이 무한대로 늘어났으면 좋겠다는 생각 한번씩 해보셨죠? 노트북·태블릿·스마트폰 등 내 모
n.news.naver.com
'산업공부' 카테고리의 다른 글
| 반도체 소재_쿼츠와 포토레지스트 (1) | 2023.12.29 |
|---|---|
| 온디바이스AI와 CES 2024 (1) | 2023.12.28 |
| 산업공부_반도체 CXL/ASIC (0) | 2023.12.27 |
| 반도체 주식투자_디자인하우스(반도체 IP) (0) | 2023.12.19 |
| 반도체_HBM(High Band with Memory) (0) | 2023.12.12 |
